基于Verilog语言的数字跑表电路设计
为实现体育比赛中的计时功能,以Verilog语言为基础设计了包含分频、计时显示三大主要模块.实现设计是通过Quartus II软件,以Verilog语言为基础,在FPGA芯片装置上实现功能的验证以及功能的良好.
原理、设计、实验原理
15
TP393(计算技术、计算机技术)
2019-05-06(万方平台首次上网日期,不代表论文的发表时间)
共2页
240-241
点击收藏,不怕下次找不到~
原理、设计、实验原理
15
TP393(计算技术、计算机技术)
2019-05-06(万方平台首次上网日期,不代表论文的发表时间)
共2页
240-241
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn