一种基于FPGA的多通道复用Viterbi译码器的设计与实现

摘要：

卫星定位接收机中的卷积码译码即Viterbi译码,在处理器中面临着占有资源比较多、处理时间太长等问题,为了减少处理器中资源占用和提高它的处理速度,采用了多通道复用和串行加比选蝶形单元的方法,在FPGA平台上用硬件描述语言设计出一种高性能Viterbi译码器,大大减少资源占用,提高了接收机的处理速度.

关键词：卷积码、Viterbi算法、FPGA、资源占用

所属期刊栏目：13

分类号：TN919

在线出版日期：2017-11-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：251-253