基于FPGA的矩阵尺寸自适应的双精度浮点数矩阵乘法器
设计了一种基于FPGA的矩阵尺寸自适应的高速双精度浮点数矩阵乘法器.采用了基于Xilinx ISE中双口RAM及浮点数运算IP核,对矩阵元素进行缓存后,在运算的过程中根据矩阵的尺寸进行自适应处理,可支持矩阵尺寸最大32x32的矩阵乘法;同时通过流水线处理,弱化浮点数运算核自身延迟对设计带来的延迟效应.该设计通过基于TEXTIO的仿真对MATLAB产生的数据进行了运算及检验,验证了设计的功能与性能.
自适应、双精度浮点数、矩阵乘法器、流水线处理
13
TP311(计算技术、计算机技术)
2017-07-05(万方平台首次上网日期,不代表论文的发表时间)
共3页
85-86,90