LDPC译码器中SISO模块的高层次综合实现

摘要：

日益增长的硬件设计复杂度和越来越短的芯片研发周期给集成电路设计带来了极大的挑战.通过更高抽象层实现硬件设计自动化的方法是解决问题的关键.VivadoTM High-Level Synthesis(HLS)是Xilinx公司发布的高层次综合工具.针对信道编解码LDPC译码器芯片的核心模块一软输入软输出(Soft-Input Soft-Output,SISO)模块,采用HLS设计方法进行了基于C语言模型的实现.HLS的综合结果能与手工使用Verilog实现的性能接近,但明显缩短了设计时间.

关键词：High-Level Synthesis、SISO、Log-Map、IEEE 802.11ac、LDPC

所属期刊栏目：11

分类号：TP319(计算技术、计算机技术)

资助基金：面向多模无线终端芯片的全标准信道解码器关键技术BK20140352江苏省青年自然科学基金

在线出版日期：2015-10-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：183-186