10.3969/j.issn.1009-3044.2011.04.048
一种基于数据相关性的乱序处理器验证方法
乱序执行是现代微处理器设计中普遍采用的提高流水线性能的方法,但乱序执行并乱序退出的全乱序结构在超标量处理器中应用并不普遍,这种全乱序的结构对基于参考模型的处理器正确性验证提出了巨大的挑战.主要介绍了从处理器的程序行为是否正确的最终标准--程序员可见的结构变量按程序行为进行顺序变化的角度对全乱序结构的处理器验证提出了一种全新的解决方法.
乱序执行、数据相关性、流水线调度
7
TP302(计算技术、计算机技术)
2011-06-14(万方平台首次上网日期,不代表论文的发表时间)
共3页
829-831