基于格雷码的异步FIFO存储器的设计

摘要：

该设计为了实现低功耗异步FIFO存储器设计,采用格雷码指针解决设计中的亚稳态问题,并采用门控时钟技术降低功耗,利用VerilogHDL硬件描述语言,在ModelSimSE6.5a中进行功能仿真,Synopsys DC综合结果显示降低功耗20.7%.

关键词：异步FIFO、格雷码、亚稳态

所属期刊栏目：6

分类号：TN742(基本电子电路)

资助基金：新型电子元器件组件产业化公关项目[2009]筑科工合同号字第1-4-9号;贵州省中药现代化专项黔科合社字[2009]5015;贵州省优秀青年科技人才培养计划基金资助项目黔科合人字2013

在线出版日期：2010-11-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：7375-7377