10.3969/j.issn.1009-3044.2010.12.179
基于FPGA的差错控制编译码系统设计
利用FPGA开发板,结合Verilog-HDL硬件描述语言设计出了差错控制的信道编译码系统,应用于16位的数字语音信号和混沌信号的通信平台.实验表明此设计可以提高通信系统的可靠性.
FPGA技术、差错控制、编码、译码
6
TN919
2010-06-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
3249-3251
点击收藏,不怕下次找不到~
10.3969/j.issn.1009-3044.2010.12.179
FPGA技术、差错控制、编码、译码
6
TN919
2010-06-21(万方平台首次上网日期,不代表论文的发表时间)
共3页
3249-3251
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn