基于FPGA的卷积码Viterbi编码/译码器的设计与实现

摘要：

该文设计了一种采用(2,1,2)卷积码的VB编码/解码器,并在XilinX公司SpartanⅡ-XC2S200 FPGA芯片上实现.所设计的VB编码/解码器具有前向纠错能力强、编解码速度快、占用系统资源少等特点.综合后仿真结果显示,该VB编码/解码器的性能较理想,达到了预期的设计目标.

关键词：卷积码、维特比、编码/译码器、现场可编程门阵列

所属期刊栏目：5

分类号：TN914

在线出版日期：2009-09-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：5447-5448,5451