10.3969/j.issn.1009-3044.2008.34.090
基于VERlLOG-HDL的简化异步收发器的设计与仿真
该文阐述了通用异步收发器(UART)异步串行通信原理,介绍了实现UAKT异步串行通信的硬件接口电路及各部分硬件模块.该文基于Verilog语言实现了接收器和发送器这两个UAKT的内部核心功能模块,通过Modelsim对相应Verilog-HDL程序的仿真,验证了其异步串行数字接收和发送的功能.
Modelsim仿真、硬件描述语言、Verilog、UART
4
TP391(计算技术、计算机技术)
2009-03-10(万方平台首次上网日期,不代表论文的发表时间)
共3页
1752-1754