10.3969/j.issn.1009-3044.2007.19.098
AES算法的FPGA实现
本文介绍了AES数据加密结构,以及相关的有限域的知识及简单运算,提出了一种用FPGA高速实现AES算法的方案,该方案设计的加密模块支持AES标准的三种密钥长度:128,192,256,支持ECB,CBC,CTR三种工作模式,即支持feedback和non-feedback两种模式,最后给出了本设计的性能指标.通过比较国内外相关测试数据,该方案在功能和速度(吞吐率)上均取得了较优的性能.
AES、Rijndael数据加密算法、FPGA、有限域
4
TP309(计算技术、计算机技术)
2008-01-24(万方平台首次上网日期,不代表论文的发表时间)
共3页
191-193