基于自适应门控时钟的CPU功耗优化和VLSI设计

摘要：

提出了一种CPU的功耗优化方法,即通过自适应时钟门控来解决CPU中由于流水线阻塞、浮点处理器(FPU)和多媒体协处理器空闲所导致的动态功耗浪费.首先,设计了模块级自适应时钟门控单元,并通过芯片内部硬件电路来自动监测上述模块是否空闲,模块空闲时时钟关闭,从而消除了不需要的时钟翻转带来的模块内部动态功耗消耗.然后,将自适应时钟门控单元应用于国产处理器Unicore-2中,对其流水线阻塞、FPU和多媒体协处理器空闲的产生进行功耗优化.最后,基于TSMC 65 nm工艺下已流片芯片的网表和寄生参数文件,通过反标芯片的波形获得电路翻转率,并用PrimeTime PX工具进行了功耗仿真.仿真结果表明,利用本方法运行Dhrystone,Whestone和Stream三个典型测试程序时可获得18％～28％的功耗收益,其面积代价可以忽略,并对CPU性能没有影响.

关键词：低功耗、自适应时钟门控、流水线阻塞

所属期刊栏目：45

分类号：TN47(微电子学、集成电路（IC）)

资助基金：江苏省“青蓝工程”资助项目

在线出版日期：2015-05-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：219-223