低功耗0.18μm 10 Gbit/s CMOS1∶4分接器设计

摘要：

为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18 μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由传输门和反相器实现.在高速电路设计中采用CMOS逻辑电路,不但可以减小功耗和芯片面积,其输出的轨到轨电平还能够提供大的噪声裕度,并在系统集成时实现与后续电路的无缝对接.测试结果表明,在1.8 V工作电压下,芯片在输入数据速率为10 Gbit/s时工作性能良好,芯片面积为0.475 mm×0.475 mm,核心功耗仅为25 mW.

关键词：分接器、低功耗、动态CMOS逻辑

所属期刊栏目：43

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划资助项目2011AA10305;国家国际科技合作资助项目2011DFA11310

在线出版日期：2013-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：274-278