O.18-μm CMOS千兆以太网并串转换芯片设计

摘要：

提出了一种新的树型结构10:1并串转换电路,可应用于千兆以太网,其工作速度达到1.25 Gbit/s.树型结构的使用可以使大部分电路工作在较低的速率上,从而简化了设计,也减小了功耗.低速5:1并串转换单元采用改进的并行结构,利用一系列D触发器调整进入数据选择器的时钟和数据间的相位关系,使其相对于普通并行结构有更大的相位裕量,可以更可靠地工作.芯片应用TSMC 0.18-μm CMOS工艺实现,芯片面积为0.7 mm×0.5 mm,核心电路功耗为3.6mW,小于同类电路.

关键词：千兆以太网、并串转换、CMOS

所属期刊栏目：34

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2001AAl21074

在线出版日期：2004-07-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：293-296