逻辑分析仪的设计与实现
设计了一款简易逻辑分析仪.采用数字信号采集以及数字示波器存储显示原理,以ARM芯片S3C44B0X与FPGA芯片EPC2Q208C6组成系统核心.该设计由数字信号发生器、数据采集、触发控制、数据存储、显示等模块构成.该设计具有多级采样时钟和32路采样通道,具有测试速率高、多输入通道、触发方式多等优点.采用VHDL编程,在QuartusⅡ下进行编译、综合、仿真,然后下载到FPGA器件上成功实现了逻辑分析的常规功能,验证了该设计的正确性.
ARM7、逻辑分析仪、FPGA、数据采集、VHDL、Quartus Ⅱ、设计
32
TP216(自动化技术及设备)
四川省教育厅重点科研项目2006-A091
2013-01-16(万方平台首次上网日期,不代表论文的发表时间)
共4页
149-152