采用FPGA实现合并单元同步采样的方案

摘要：

为了提高数字化变电站模拟量采集的同步精度,提出一种利用现场可编程门阵列(FPGA)实现合并单元(MU)同步采样的方案.通过分析同步误差产生的原因,指出MU内部晶振误差是造成同步性能不确定的主要原因.根据MU同步采样的要求,将秒脉冲(PPS)接收和处理的过程分为2个功能模块:PPS的接收和等间隔采样,通过准确捕捉PPS脉冲沿和精确划分采样间隔来提高同步采样精度,并利用FPGA芯片的特点,对每个步骤分别进行补偿和处理,将其误差控制在一定的范围内.实验证明该方案能使MU同步精度达到1μs.

关键词：合并单元、现场可编程门阵列、秒脉冲、同步、短期稳定度

所属期刊栏目：30

分类号：TM764(输配电工程、电力网及电力系统)

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：126-128