利用FPGA实现GPS失步下精确守时

摘要：

选用M+12 Timing Oncore Receiver GPS模块、CycloneⅡ系列EP2C8现场可编程逻辑门阵列(FPGA)、10MHz高精度恒温晶振等设计硬件电路,实现GPS时钟在失步情况下精确对时.由GPS模块接收GPS卫星授时信号,输出秒脉冲和GPS时标至FPGA,同时恒温晶振10 MHz脉冲信号输至FPGA,经FPGA处理后的秒脉冲信号和GPS时标信息通过驱动电路并行送到串口或光纤模块.软件分成秒脉冲上升沿判别、10 MHz晶振脉冲计数、GPS失步情况下秒脉冲生成、GPS时标接收/发送4个功能模块,用VHDL语言对各软件模块进行功能开发,并给出了程序清单.仿真和试验结果表明,该方法可保证GPS时钟在失步12h内秒脉冲误差小于50μs.

关键词：GPS、FPGA、硬件平台、软件流程、仿真试验

所属期刊栏目：27

分类号：TM764;P228.4(输配电工程、电力网及电力系统)

在线出版日期：2007-08-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：109-112