HDLC码流高精度时钟恢复电路的FPGA实现

摘要：

提出了一种针对HDLC码流的高精度的时钟恢复电路.方案通过FPGA的可编程模块化设计,包含了小数分频、数据边沿采样、硬件倍频PLL及HDLC标志码脉宽测量等关键技术,实现从HDLC数据码流中恢复高精度时钟.经硬件实验验证,性能指标优秀,有较强的实用性,应用广泛.

关键词：HDLC、FPGA、时钟恢复电路、小数分频、PLL

所属期刊栏目：31

分类号：TN78(基本电子电路)

在线出版日期：2010-11-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：62-64,73