MAXPLUS Ⅱ环境的同步时钟设计
介绍了在MAXPLUS Ⅱ环境下,由已知输入的基准频率通过VHDL语言的设计得到输出频率符合要求的时钟信号的方法.用传统的方法设计,其设计过程和电路都比较复杂,其设计成果的可修改性和可移植性都较差.所介绍的同步时钟产生过程简单方便,输出频率的大小可以根据需要,对程序作简单修改即可得到.设计的程序和方法将在文中详细说明.
基准频率、同步时钟、信号、仿真
TN402;TP3;TN91
2011-06-20(万方平台首次上网日期,不代表论文的发表时间)
共2页
198-199