组合逻辑电路的小世界网络模型

摘要：

针对可编程逻辑器件中组合逻辑电路的优化设计问题,依据复杂网络理论中小世界模型分簇的基本特征,提出了双重优化设计指标下的电路设计方法,以16位奇偶校验电路为例,利用Matlab对电路进行了仿真.仿真结果表明,通过适当降低网络分簇度,有效削弱关键节点在电路中的作用,并适当增加网络连接的冗余性,避免关键元器件的故障导致整个系统的灾害性失败的现象出现,从而降低电路的脆弱性,提高电路鲁棒性和可靠性.

关键词：小世界网络模型、平均分布度、分簇系数、平均路径长度

所属期刊栏目：10

分类号：TP393(计算技术、计算机技术)

在线出版日期：2006-10-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：370-374