10.19306/j.cnki.2095-8110.2021.02.018
基于ZYNQ的IRIG-B(DC)码设计与实现
通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂.因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计.试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常.
ZYNQ、IRIG-B(DC)码、授时、小型化
8
TN98
2021-05-17(万方平台首次上网日期,不代表论文的发表时间)
共6页
138-143