高性能可重构乘加单元设计

摘要：

乘加器是多媒体数字信号处理器的关键运算部件,支持单指令多数据流的乘加单元结构能显著增强处理器的多媒体数据处理能力.在定长的乘加器结构上做适当改进以支持多种向量模式的乘累加器,可在单周期内完成1路32×32 bit、2路16×16 bit,、4路8×8 bit有符号/无符号数乘累加.经功能验证和时序分析,能较好地满足应用要求,也可以进一步流水线化来满足于对性能要求更高的数字信号处理应用.

关键词：乘累加器、可重构、SIMD、修正booth算法、华莱士树

分类号：TN911.72

在线出版日期：2010-04-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：24-26