10.3969/j.issn.1008-1151.2010.01.016
深亚微米SOC设计的去耦电容优化方法学
随着集成电路工艺尺寸进入超深亚微米数量级,电源电压相应降低,而时钟频率却不断提高,电源网格中的动态电流变化率越来越大,使得动态电源压降(IR Drop)的问题更突出.在这种工艺按比例缩小的趋势下,去耦电容(decap 电容)在电源网格中的合理布局的作用日益明显:以优化的方式放置decap电容来有效地减小电源噪声.文章介绍基于动态电源压降分析的VSDG和SOC-Encounter相结合的去耦电容优化方法学.
去耦电容、电源电压降、电源噪声、电源网格
TP331(计算技术、计算机技术)
2010-04-13(万方平台首次上网日期,不代表论文的发表时间)
共3页
47-49