10.3969/j.issn.1008-1151.2010.01.006
基于异步FIFO实现的FPGA与ARM处理机的数据通信
在现代电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很突出的问题,而异步FIFO采用先进先出的设计方法,可以有效解决两个不同时钟系统之间的数据传输问题.文章介绍基于FPGA的异步FIFO设计,成功地在两个不同时钟域的FPGA数据采集电路和ARM处理机之间进行数据通信.
FIFO(先进先出)、FPAG、ARM处理机
TP311.1(计算技术、计算机技术)
2010-04-13(万方平台首次上网日期,不代表论文的发表时间)
共3页
20-21,19