基于FPGA智力竞赛抢答器的设计

摘要：

在Quartus Ⅱ 6.0的软件平台的基础上,基于FPGA设计了一款智力竞赛抢答器,给出了各模块及具体电路图,并将编程文件下栽逻辑资源为50万门的Cyclone系列EP1C20F400型芯片中,经实际电路验证,达到设计要求.该电路不仅能实现自锁和互锁,而且能用指示灯准确地显示抢答优先结果并开始在数码管上显示60秒钟计时,60秒钟过后蜂鸣器会自动报警.

关键词：FPGA、QuartusⅡ6.0、EP1C20F400、抢答器

分类号：TP33(计算技术、计算机技术)

资助基金：中南大学大学生创新实验项目LA07034

在线出版日期：2009-03-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：43-44