10.3969/j.issn.1008-1151.2007.08.030
卷积码和空时频移键控结合的FPGA实现
为了提高通信系统的传输性能,抵抗信道衰落,对卷积码和空时频移键控结合进行了研究,利用了卷积码强的纠错性能及空时频移键控发射接收都不需知道信道状态信息的优点,降低了误码率.用Matlab验证了结论,且在FPGA中得到了实现.
卷积码、维特比译码、空时频移键控、FPGA实现、最大似然
TN911
2008-01-14(万方平台首次上网日期,不代表论文的发表时间)
共3页
72-74
点击收藏,不怕下次找不到~
10.3969/j.issn.1008-1151.2007.08.030
卷积码、维特比译码、空时频移键控、FPGA实现、最大似然
TN911
2008-01-14(万方平台首次上网日期,不代表论文的发表时间)
共3页
72-74
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn