电力线通信中LDPC译码器的优化设计与实现

摘要：

电力线信道的噪声干扰很强，严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译码器硬件结构优化方法，并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算，便于FPGA实现。本文方案提供的结构与常用的部分并行译码结构相比，节省了大量硬件资源。经软硬件仿真验证，硬件BP实现结构性能接近浮点BP算法，能应用于电力线通信等信噪比较低的传输领域。

关键词：电力线信道、LDPC码、FPGA、并行译码结构、BP算法

分类号：TM73(输配电工程、电力网及电力系统)

资助基金：国家自然科学基金资助项目61001133，61102066

在线出版日期：2014-11-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：105-108