北斗/GPS双模授时的B码时统终端设计*

摘要：

针对B码时统终端的精度、稳定性等问题，结合B码的编解码和北斗/GPS双模授时的原理，从应用角度出发，提出一种利用可编程逻辑器件（FPGA）采集双模授时的时钟和时统终端的设计方法。结果表明：从接收器采集到的秒头和B码的秒头误差控制在纳秒级，从而达到同步授时的效果。

关键词：北斗/GPS双模授时、FPGA、IRIG-B码、时钟同步

分类号：TM930

资助基金：安徽高校省级科学重点研究项目KJ2011A077

在线出版日期：2013-09-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：116-120