一种嵌入式微处理器cache存储体系结构设计

摘要：

本文介绍了一种基于32位整数单元的片上cache存储体系结构设计的方案.作为SOC平台的核心部件,本设计中所有模块均自行设计,采用自顶向下的设计方法,应用Verilog HDL硬件描述语言进行设计,总线接口符合AMBATM总线规范(Rev 2.0).为了对设计功能的有效性进行验证,还设计了一个基于AMBATM总线协议的通用SOC的系统虚拟验证平台,利用该平台对相关模型进行了调试和仿真.仿真结果表明,设计达到预期的功能要求.

关键词：cache、嵌入式微处理器、功能验证

所属期刊栏目：44

分类号：TP363.027(计算技术、计算机技术)

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：37-40,52