10.3969/j.issn.1001-1390.2006.07.012
基于CPLD及C语言的等精度频率计设计
主要介绍了等精度频率测量原理,该原理具有在整个测试频段内保持高精度频率测量的优点;同时在该原理基础上,采用了Verilog HDL语言设计了高速的等精度测频模块,并且利用EDA开发平台QUARTUS Ⅱ3.0对CPLD芯片进行写入,实现了计数等主要逻辑功能;还使用C语言设计了该等精度频率计的主控程序以提高测量精度.本设计实现了对频率变化范围较大的信号进行频率测量,能够满足高速度、高精度的测频要求.
等精度频率测量、CPLD、Verilog HDL、C语言
43
TM935
2006-08-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
42-45