高速包分类平台的FPGA设计

摘要：

在网络安全系统中,基于软件的包分类系统受处理器性能与软件串行执行等因素影响,包分类速度有限.为了提高包分类和规则预处理的速度并快速适应规则的更新,本文用硬件电路与通过预规则处理生成的二叉树结构,设计并实现了基于FPGA的包分类系统.实验结果显示：50 000个规则的预处理时间不超过0.051 s;系统的包分类平均速度大于10 Gbit/s,Snort入侵检测系统的规则头的分类平均速度大于20 Gbit/s.

关键词：包分类、FPGA、二叉树、入侵检测系统、网络安全

所属期刊栏目：33

分类号：TP393.05(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60970157;辽宁省博士启动基金资助项目2081019

在线出版日期：2012-10-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1115-1119