基于GPU的高吞吐量QC-LDPC码编码器实现

摘要：

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,ASIC)等硬件方案,其通用性差,编码吞吐量不够高.对此,基于图形处理单元(graphics processing unit,GPU)平台提出了一种针对不同码型不同码率的QC-LDPC码通用的高吞吐量并行编码方案.根据QC-LDPC码校验矩阵的准循环结构,先引入其同样具有准循环结构的生成矩阵,再基于生成矩阵的准循环特性以及GPU的线程和内存结构,设计了一种能达到吉比特速率的编码方案.仿真结果表明,该编码器对测试的3个码长从几百到一万多比特的高码率QC-LDPC码均达到了10 Gbit/s的编码速率.其编码速度优于文中对比的QC-LDPC码GPU方案.在对802.11ac标准中的(1944,1620)QC-LDPC码编码时,吞吐量比(complementary metal oxide semiconductor,CMOS)编码器提高了1.9 Gbit/s.在对WIMAX标准中的4种码编码时,吞吐量是FPGA编码器的3.94～7.73倍.

关键词：准循环低密度奇偶校验码(QC-LDPC)、图形处理单元(GPU)编码、并行编码

所属期刊栏目：33

分类号：TN911.22

资助基金：国家自然科学基金 61771081

在线出版日期：2021-03-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：73-80