基于CORDIC矩阵奇异值分解的FPGA实现

摘要：

在矩阵的奇异值分解(singular value decomposition,SVD)过程中,随着矩阵维数的增加,SVD的计算量呈指数型增长,从而降低了算法运行的实时性.针对这个问题,基于Hestenes-Jacobi数值计算方法,提出了一种改进的基于坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)的逻辑设计,该逻辑设计采用并行的全流水线设计思想,能够提高Jacobi平面旋转变换的运行速度,进而加快任意维矩阵奇异值分解的计算速度.分析了基于Hestenes-Jacobi方法的SVD的数值计算过程,介绍了CORDIC算法的基本原理,并具体说明了基于CORDIC算法的Jacobi平面旋转模块的设计,利用Verilog语言实现设计并验证,在现场可编程门阵列(field-programmable gate array,FPGA)上运行该逻辑设计单元,与Matlab软件的运行结果进行对比.实验测试结果表明,该结构能够减少计算时间,适应高速数据处理的要求.

关键词：奇异值分解、现场可编程门阵列、单边雅克比变换

所属期刊栏目：32

分类号：TN911.7;TP331.2

资助基金：国家自然科学基金 61771082,61871062,61801065

在线出版日期：2020-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：434-440