一种低复杂度速率兼容极化码

摘要：

针对现有极化码速率匹配算法的复杂度问题,提出了一种低复杂度的速率兼容极化码设计算法.汲取了现有打孔方案在不同打孔数量下的优势,使用一个分段速率匹配交织器,极大地改善了大量打孔下的性能下滑现象.信息比特的选择只是跳过被打孔比特位置而不需要重新估计子信道的可靠性,在极大降低算法复杂度的同时一定程度上保证了性能.通过一个虚拟环形缓存器,将容量-0和容量-1这2种打孔模式用同一结构实现,既提升了不同码率下的译码性能,又使得打孔结构简单明确,更加有利于硬件设计.仿真结果表明,该低复杂度速率兼容极化码无论在何种码率、打孔数目下都可以获得与高复杂度打孔算法相当的误块性能,是一种复杂度和性能综合较优的速率匹配方案.

关键词：极化码、速率匹配、打孔、速率兼容码

所属期刊栏目：31

分类号：TN911.22

资助基金：国家科技重大专项基金2017ZX03002001-002

在线出版日期：2019-05-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：200-206