多通道并行TD-LTE小区搜索架构设计与FPGA实现

摘要：

移动终端通过小区搜索完成与网络的接入工作.为了更快地完成时分长期演进 (time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构.主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化.采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间.并以Altera的EP4SGX230KF40C2 芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作.实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE 系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中.

关键词：时分长期演进(TD-LTE)系统、小区搜索、多通道、并行、现场可编程门阵列(FPGA)实现

所属期刊栏目：29

分类号：TN929.5

资助基金：国家自然科学基金61301126;重庆市基础与前沿研究计划项目cstc2013jcyjA40032;重庆邮电大学博士启动基金A2012-33;重庆邮电大学青年科学研究项目A2013-31The National Natural Science Foundation of China61301126;The Fundamental and Frontier Research Project of Chongqingcstc2013jcyjA40032;The Dr.Start-up Foundation of Chongqing University of Posts and TelecommunicationsA2012-33;The Young Science Research Program of Chongqing University of Posts and TelecommunicationsA2013-31

在线出版日期：2017-08-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：433-440