低功耗高集成度MP3解码器IP核设计

摘要：

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计.该IP核采用16.384 MHz系统工作时钟,共耗用33088个逻辑门和33004字节存储单元,以0.18 μm 1P4M CMOS工艺成功流片.芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2.

关键词：ASIC设计、MP3解码器、低功耗、高集成度

所属期刊栏目：25

分类号：TN764(基本电子电路)

资助基金：重庆市科委基础与前沿研究项目2013JCYJA40006;重庆市教委科学技术研究项目KJ130530;重庆邮电大学科研基金项目A201211;The Fundamental and Advanced Research Project of Chongqing Science and Technology Committee2013JCYJA40006;The Research Project of Chongqing Education CommitteeKJ130530;The Research Foundation of Chongqing University of Posts and TelecommunicationsA201211

在线出版日期：2016-01-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：494-499