一种基于RAM的QC-LDPC码新颖编码架构研究

摘要：

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic low density parity-cheek,QC-LDPC)的编码器实现方法.采用RAM存储校验位,并引入指针来指示RAM的地址方法.从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出.由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率.

关键词：QC-LDPC码、现场可编程逻辑门阵列、编码器

所属期刊栏目：22

分类号：TN919

资助基金：Natural Science Foundation Pro-ject of CQ CSTCCSTC,2007BB2387

在线出版日期：2010-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：46-49