10.3969/j.issn.1673-825X.2007.z1.020
一种高速CMOS预放大锁存比较器
介绍了一种适合于高速模数转换器(ADCs)的预放大-锁存(preamplifier-latch)CMOS比较器.此电路结构包括一个预放大器、锁存比较器和输出缓冲器.在预放大器和正反馈锁存比较器之间加入分离电路,以此来减少回扫(kickback)噪声对电路的影响.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,该比较器在时钟频率为500 MHz,采样频率为40 MHz的时候,可以达到30 μV的精度,功耗大约为0.6 mW.
预放大-锁存比较器、回扫噪声、模数转换器
19
TN432(微电子学、集成电路(IC))
2007-08-06(万方平台首次上网日期,不代表论文的发表时间)
共4页
66-68,85