基于边界扫描技术的集成电路可测性设计

摘要：

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测试技术的原理、结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式,即电路板上芯片间连线的固定故障、开路和短路故障的测试;利用硬件描述语言Verilog设计出TAP控制器,得到TAP状态机的仿真结果.

关键词：边界扫描、数字集成电路、可测性设计

所属期刊栏目：18

分类号：TN431.2;TN402(微电子学、集成电路（IC）)

资助基金：重庆市高校中青年骨干教师资助项目D2003-10;重庆邮电学院校科研和教改项目

在线出版日期：2007-01-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：686-688,723