基于FPGA的8E1时隙交换的数字交叉IP核的实现

摘要：

提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法.整个设计使用自顶而下的方式,采用Verilog HDL进行描述,并给出了硬件的实现.仿真结果表明,该交叉IP核可以实现256×256无阻塞交叉矩阵.此法简单、高效,非常适合中小规模的交叉矩阵实现.

关键词：IP核、现场可编程门阵列、时隙交换、交叉矩阵

所属期刊栏目：18

分类号：TN915

资助基金：国家科技攻关项目2005AA123780;重庆市科委研究项目CSTC,2005AAC2040;重庆市经委资助项目05-1GX-DZ180

在线出版日期：2006-05-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：197-200