基于FPGA的8E1时隙交换的数字交叉IP核的实现
万方数据知识服务平台
应用市场
我的应用
会员HOT
万方期刊
×

点击收藏,不怕下次找不到~

@万方数据
会员HOT

期刊专题

10.3969/j.issn.1673-825X.2006.02.014

基于FPGA的8E1时隙交换的数字交叉IP核的实现

引用
提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法.整个设计使用自顶而下的方式,采用Verilog HDL进行描述,并给出了硬件的实现.仿真结果表明,该交叉IP核可以实现256×256无阻塞交叉矩阵.此法简单、高效,非常适合中小规模的交叉矩阵实现.

IP核、现场可编程门阵列、时隙交换、交叉矩阵

18

TN915

国家科技攻关项目2005AA123780;重庆市科委研究项目CSTC,2005AAC2040;重庆市经委资助项目05-1GX-DZ180

2006-05-16(万方平台首次上网日期,不代表论文的发表时间)

共4页

197-200

相关文献
评论
暂无封面信息
查看本期封面目录

重庆邮电学院学报(自然科学版)

1673-825X

50-1181/TN

18

2006,18(2)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn