10.3969/j.issn.1673-825X.2003.01.006
基于FPGA自适应高速RS编译码器的IP核设计
针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器.该编译码器采用Euclid算法实现译码,编译码过程采用流水线结构提高速率.整个设计使用VHDL语言描述,并在Xilinx公司的Virtex系列上实现验证.
Euclid算法、有限域乘法、IP核、流水线结构、VHDL语言
15
O157.4;TN762(代数、数论、组合理论)
新一代野战网装备子项目YB-JM0005
2004-01-15(万方平台首次上网日期,不代表论文的发表时间)
共5页
25-28,43