10.11835/j.issn.1000-582X.2016.04.017
大功率P沟道VD MOS器件设计与工艺仿真
作为现代电力电子核心器件之一的P 沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200 V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200 V,阈值电压为-2.78 V,完全满足了设计要求,也为下一步流片提供了有益的参考。
P沟道VDMOS、击穿电压、导通电阻、阈值电压
39
TN432(微电子学、集成电路(IC))
国家自然科学基金资助项目61106106;中央高校基本科研业务费专项基金K5051325002,K50511250008。Supported by the National Natural Science Foundation of China61106106;the Fundamental Research Funds for the Central Universities K5051325002,K50511250008.
2016-10-14(万方平台首次上网日期,不代表论文的发表时间)
共6页
133-138