10.3969/j.issn.1000-582X.2006.08.008
基于频差倍增技术的陡脉冲上升时间测量系统
阐述了高速计数器测量陡(快)脉冲上升时间的原理,提出了基于频差倍增技术的计数方案,实现了由较低频率计数器进行较高频率计数,进而提高陡脉冲上升时间测量精度的目的.把高密度可编程逻辑器件(CPLD)的外接100 MHz晶振作为系统低频时钟,利用D触发器组对时钟信号进行分频、倒相,经过二级倍频后混频器输出200 MHz的脉冲作为计数脉冲,将计数精度提高至5 ns左右,满足了测量要求且降低了测量成本,并可推广应用于测量脉冲的下降时间、脉冲宽度和周期等.
陡脉冲、上升时间、高速计数器、频率差值倍增
29
TM835.1(高电压技术)
国家自然科学基金50377046
2006-10-09(万方平台首次上网日期,不代表论文的发表时间)
共4页
29-32