10.3969/j.issn.1004-1338.2008.02.019
基于可编程逻辑器件的井下板间高速串行数据传输电路设计
设计了一种井下板间高速串行数据传输总线电路,其发送与接收控制器均用复杂可编程逻辑器件(CPLD)实现,传输速率为5 Mbit/s,传输过程不需要井下控制CPU的干预.电路结构紧凑,控制灵活,适合于井下仪器各分系统内部的板间数据高速传输,可在保证较高通讯带宽的前提下,大大减少连线,显著提高系统的电磁兼容性能.
测井仪器、串行总线、数据传输、复杂可编程逻辑器件(CPLD)、电路设计
32
P631.33
国家自然科学基金重点项目10534040;国家自然科学基金项目40574049
2008-07-28(万方平台首次上网日期,不代表论文的发表时间)
共3页
177-179