一种基于BiCMOS锁相环的数字信号源设计

摘要：

提出一种基于锁相环(PLL,Phase-Locked Loop)的数字信号源设计方法,采用BiCMOS工艺鉴相器集成芯片和纹波滤除能力强的三次环路滤波器,设计出了一种分辨率最低为1Hz、量程逐级可调的数字信号源.给出了鉴相器(PD,Phase Detector)和环路滤波器(LF,Loop Filter)的设计电路,并在PSPICE环境下对环路滤波器进行了仿真.仿真结果表明,电路的参数设置,具有良好的幅频特性.与传统设计方法相比,设计出的数字信号源的精度和稳定性都有大幅提高.

关键词：信号源、数字频率合成、锁相环、环路滤波器

所属期刊栏目：7

分类号：TN911.8

在线出版日期：2010-07-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：269-271