基于Verilog HDL的DDS设计

摘要：

阐述了直接数字频率合成器(DDS)的原理与设计,利用Verilog HDL硬件描述语言实现了DDS功能,在Modelsim中完成了仿真,并最终经过了FPGA的验证.

关键词：DDS、加法器、Verilog HDL、FPGA

所属期刊栏目：4

分类号：TN74(基本电子电路)

在线出版日期：2008-05-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：96-98