10.13873/J.1000-9787(2023)08-0107-04
基于FPGA的卷积神经网络反向加速设计与实现
卷积神经网络(CNN)计算量大,网络训练时间长,借助现场可编程门阵列(FPGA)良好的并行性,可加速其反向网络的参数训练过程,从而加快训练速度.首先,所设计的CNN反向加速网络具有良好的加速性能;然后,设计了CNN的FPGA硬件加速系统和一个加速计算模块,且用Kroneck乘积计算来减少CNN参数和时间复杂度;最后,进行Zedboard纯PS训练和使用反向网络PL加速器训练CNN的对比实验.实验结果表明:基于FPGA CNN的反向加速性能是仅在纯CPU上进行神经网络加速的111.15倍.
反向加速、卷积神经网络、现场可编程门阵列、硬件加速、Kroneck乘积
42
TP331(计算技术、计算机技术)
山西省基础研究计划面上资助项目;山西省基础研究计划面上资助项目;山西省研究生创新项目
2023-08-25(万方平台首次上网日期,不代表论文的发表时间)
共4页
107-110