基于SoC的智能可级联芯片设计

摘要：

为解决存储测试系统的微体积和多种存储容量需求的问题,提出了一种基于片上系统(SoC)技术的智能可级联芯片通用结构.这种结构可外接多种传感器,允许芯片以级联方式扩充系统的存储容量,采用主-从控制方式,通过级联芯片间互相连接的2个引脚即可完成所有芯片内部存储器工作的自动控制和切换,不需外加控制芯片,外引线少,可靠性高.采用CMOS工艺进行设计实现工艺中的线宽是0.18μm,芯片内部包括12bit ADC,控制模块,512k×12bit存储单元和接口.经实验该芯片体积微小,性能稳定,使用灵活,已成功应用于压力、加速度等参数的测试.

关键词：存储测试、片上系统、级联、存储器扩展、微体积

所属期刊栏目：29

分类号：TM938.82

资助基金：山西省自然科学基金资助项目2008011026

在线出版日期：2011-02-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：131-133,136