无线网络化传感器中的AES VLSI设计

摘要：

提出了一种高性价比的先进密码算法(AES)加/解密系统超大规模集成电路(VLSI)实现方案.为了减少硬件开销,采用模块复用技术对AES的2个核心运算部件(字节代换和列混合)进行了硬件可逆设计;为了提高加/解密速度,采用了轮间和轮内相结合的流水线结构;设计了一种轮密钥扩展结构,解决高速加/解时轮密钥分配的同步问题.实验结果表明:该设计不仅能够正确实现高速的AES 加/解密运算,而且,与其他同类设计相比,具有更高的性价比.

关键词：无线传感器网络、先进加密算法、超大规模集成电路、可逆硬件、密钥扩展

所属期刊栏目：28

分类号：TP309.7(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60871009,60374008,90505013;航空科学基金资助项目2006ZD52044,04152068

在线出版日期：2010-04-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：113-116,120