基于FPGA的全数字锁相环电路的设计

摘要：

为了协调锁相环锁定时间与环路同步误差之间的矛盾，设计了一种基于自动变模控制的全数字锁相环电路，主要有四部分构成：异或门鉴相器、K变模可逆计数器、脉冲加减电路以及自动变模控制模块。其中自动变模控制模块实时控制可逆计数器的模值，当输入信号和本地参考信号的相位差较大时，降低KMode值，增大步进校正量，缩短捕获时间；当相位差较小时，增大KMode值，使捕获过程变慢，即延长锁定时间，提高捕获精度。采用VerilogHDL语言对各模块功能进行描述，利用Modelsim SE10.1c软件进行功能仿真验证并给出RTL级电路图，运用Quartus II软件进行功能仿真和综合，并将程序下载到FPGA芯片上验证环路功能，结果证明此环路能够实现相位锁定。

关键词：数字锁相环、自动变模、FPGA

所属期刊栏目：39

分类号：TN91

在线出版日期：2016-08-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：65-69