10.3969/j.issn.1672-9870.2015.02.018
基于FPGA的SDRAM乒乓读写操作设计
针对视频图像采集系统中需要实时显示的数据存储效率问题,提出了一种基于FPGA的SDRAM乒乓读写操作设计。在研究SDRAM的基本原理和影响性能的主要参数的基础上,利用Verilog语言实现了SDRAM的初始化及自刷新。对SDRAM数据存储设计了一种乒乓读写操作控制方案,支持Bank切换存储,充分利用读写时差,提高了数据吞吐量。且对该控制方案中的多时钟域下的数据流交换设计了FIFO控制方案。用Modelsim仿真工具对Bank切换、SDRAM初始化、自刷新及乒乓读写进行了时序仿真。仿真波形表明该设计方案能很好的实现Bank切换及SDRAM的乒乓读写操作。
SDRAM、乒乓操作、FPGA、多时钟域、时序仿真
TP343(计算技术、计算机技术)
2015-05-29(万方平台首次上网日期,不代表论文的发表时间)
共6页
67-71,75